Hardware und FPGA Entwicklungsingenieur

9/2012 – 3/2013

FPGA Entwicklung mehrerer Teilfunktionen für ALTERA FPGA.

VHDL (VHSIC Hardware Description Language), Altera (allg.), Quartus (Altera), Field Programmable Gate Array (FPGA), Forschung & Entwicklung (allg.)

7/2012 – 12/2014

Projekt Radio Security Module:
Fortsetzung der FPGA Entwicklung Fusion FPGA, Fertigungseinführung
Projekt SITLINE 40G:
Hardware Entwicklung: 10Gbase-T Ethernet Interface Board, Interface Board mit 3 Virtex-7 FPGAs
FPGA-Entwicklung für XILINX Virtex-7 FPGA: 1Gigabit und 10Gigabit Ethernet Interface Cores, XILINX Aurora, Microblaze SoC System. Spartan-6 FPGA: 1G Ethernet Interfaces, Lösung von Implementierungsproblemen im FPGA, VHDL. Entwicklungssoftware: XILINX ISE und Vivado, Modelsim, RivieraPRO, ClearCase, SVN, PDM
Microsemi Smart Fusion FPGA

Embedded Entwicklung / hardwarenahe Entwicklung, VHDL (VHSIC Hardware Description Language), Microsemi (allg.), ModelSim (Mentor Graphics), Riviera-PRO (Aldec), Vivado (Xilinx), Xilinx ISE (Integrated Synthesis Environment), Field Programmable Gate Array (FPGA), Hardware Entwicklung, Embedded Systems, IT Sicherheit (allg.), Apache Subversion (SVN), Ethernet, Produktdatenmanagement (PDM), Forschung & Entwicklung (allg.)

8/2008 – 6/2012

Projekt Radio Security Module
Hardwareentwicklung des Moduls von den Requirements bis zur Serienreife. (Komponenten: Power PC Core IQ, XILINX FPGA, ACTEL FPGA, Power Management, Interfaces )
Hardwareentwicklung Debug Board für das Security Module.
Hardwareentwicklung Entwicklungsplattform für das Security Module.
+ FPGA Design XILINX FPGA ( Ethernet interfaces, PCI Express Bus interface, diverse serielle Schnittstellen)
+ FPGA Design ACTEL Fusion FPGA (Boot Process, Power Sequencing, Smart Card interface, FUSION Analog System)
Projekt 1G Multipoint Verschlüsseler
Aufrüstung eines XILINX Krypto FPGA Designs mit neuen Features.
( Stichworte: AES Verschlüsselung, Integritätsberechnung mit Galois Counter mode)
Projekt ETH50
ALTERA FPGA Entwicklung. eTSEC interface Anbindung an FPGA. Die Ethernet Schnittstellen eines PowerPC (82xx) eTSEC interfaces haben ihre Datenpuffer über einen PCI Bus im Speicher eines FPGA. Das komplette Handling der eTSEC Schnittstellen übernimmt die FPGA Hardware anstatt der sonst üblichen Software Steuerung.
Projekt Ethernet 10G Verschlüsseler
FPGA Design (Altera) 10 Gigabit Ethernet Schnittstellen ( XAUI Interface) und Anbindung an FPGA interne Schnittstelle ( Local Link)

Embedded Entwicklung / hardwarenahe Entwicklung, VHDL (VHSIC Hardware Description Language), Microsemi (allg.), ModelSim (Mentor Graphics), Xilinx ISE (Integrated Synthesis Environment), Quartus (Altera), Field Programmable Gate Array (FPGA), Hardware Entwicklung, IT Sicherheit (allg.), Telekommunikation / Netzwerke (allg.), Ethernet, Forschung & Entwicklung (allg.)

12/2006 – 7/2008

Hardware und FPGA Entwicklung für den IP-ASI Konverter ITB100 im Auftrag der Firma Blankom Antennentechnik.
Konzeption des Gerätes nach Kundenanforderungen:
ALTERA Cyclone II FPGA mit embedded NIOS CPU. 1000base-T Streaming Ethernet, 10/100 base-T Control Ethernet, 2 DDR SDRAM Speicher, Flash, I2C, MII, GMII, ASI
Betriebssystem: Linux
Alleinverantwortung für die Entwicklung des FPGA:
+ Anpassung des ALTERA ‚DVB over IP’ Referenzdesings an die Produktanforderungen. Integration 10/100 Ethernet Core, I2C Core, Modifikation Gigabit Ethernet Core (Protokoll Filter)
+ Werkzeuge: ALTERA Quartus, Modelsim SE, Programmiersprache Verilog
+ Neuentwicklungen: Constant Bit Rate (CBR) Mode Regelung für ASI Ausgänge, PID Monitor, ASI Input/Output, 204 Packet Filter,
+ Weiterentwicklung der Betriebssoftware zu Test- und Simulations-zwecken, Programmiersprache C
+ Komplettsimulation des FPGA (inkl. NIOS SW) mit Modelsim SE. Testbench mit Ethernet Daten Input direkt aus Wireshark PCAP Files.

VHDL (VHSIC Hardware Description Language), ModelSim (Mentor Graphics), Quartus (Altera), Field Programmable Gate Array (FPGA), Hardware Entwicklung, Verilog HDL, Linux (Kernel), C, Ethernet, Videotechnik, Forschung & Entwicklung (allg.)