freiberufler HW engineer auf freelance.de

HW engineer

zuletzt online vor wenigen Tagen
  • 70‐80€/Stunde
  • 80992 München
  • Weltweit
  • it  |  en  |  fr
  • 23.01.2024

Kurzvorstellung

Team leading
Computer architecture
RISC-V
FPGA/ASIC design and
verification
System modeling
FW/SW design and verification
Signal processing

Qualifikationen

  • Field Programmable Gate Array (FPGA)
  • Firmware
  • ModelSim (Mentor Graphics)
  • Product Owner
  • Python
  • risc-v
  • Technische Projektleitung / Teamleitung
  • Verilog HDL
  • VHDL (VHSIC Hardware Description Language)
  • Vivado (Xilinx)

Projekt‐ & Berufserfahrung

Head of Hardware Development
Hendoldt Cyber, München
6/2018 – offen (5 Jahre, 11 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

6/2018 – offen

Tätigkeitsbeschreibung

Responsible for the development of the MiG-V chip family

Eingesetzte Qualifikationen

Product Owner, Technische Projektleitung / Teamleitung

SW Engineer
Infineon, München
8/2016 – 12/2016 (5 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

8/2016 – 12/2016

Tätigkeitsbeschreibung

Development of the virtual prototype of smartcard chips (SystemC)

Eingesetzte Qualifikationen

C++

Firmware designer
Phluido, München
4/2015 – 11/2015 (8 Monate)
Telekommunikation
Tätigkeitszeitraum

4/2015 – 11/2015

Tätigkeitsbeschreibung

-Development of an HW accelerator based on Zynq and related driver

Eingesetzte Qualifikationen

Vivado (Xilinx), Field Programmable Gate Array (FPGA), Embedded Linux

FPGA designer
Mavigex, Bologna
3/2015 – 4/2015 (2 Monate)
Telekommunikation
Tätigkeitszeitraum

3/2015 – 4/2015

Tätigkeitsbeschreibung

-Development of an S-M2M modulator (C and VHDL)

Eingesetzte Qualifikationen

VHDL (VHSIC Hardware Description Language), ModelSim (Mentor Graphics), Quartus (Altera), Field Programmable Gate Array (FPGA), C

FPGA designer
Mindway, Mailand
6/2013 – 12/2013 (7 Monate)
Telekommunikation
Tätigkeitszeitraum

6/2013 – 12/2013

Tätigkeitsbeschreibung

-Turbo encoder development for FSIM modulator (VHDL code and C++ model)
-BCH + LDPC encoder development for DVB-T2 (VHDL code and C++ model)

Eingesetzte Qualifikationen

VHDL (VHSIC Hardware Description Language), Xilinx ISE (Integrated Synthesis Environment), C++

FW designer
Intel Mobile Communications, München
5/2011 – 5/2018 (7 Jahre, 1 Monat)
Telekommunikation
Tätigkeitszeitraum

5/2011 – 5/2018

Tätigkeitsbeschreibung

-FW development (Forth and assembler) and verification for a UMTS/LTE
coprocessor (MAC layer)
-SystemC development of the coprocessor model for FW verification and virtual
prototyping
-Support for HW verification and HW bringup
-Workflow automation (Perl scripting): verification plan, performance analysys, FW
profiling

Eingesetzte Qualifikationen

Assembler, C++, Firmware, ModelSim (Mentor Graphics), Perl

FPGA designer
Mindway, Mailand
1/2009 – 5/2011 (2 Jahre, 5 Monate)
Telekommunikation
Tätigkeitszeitraum

1/2009 – 5/2011

Tätigkeitsbeschreibung

-Video over IP: VHDL design of the correction code (ProMPEG-COP3), FPGA integration
of the whole system (Xilinx Spartan3), verification (ActiveHDL, Chipscope),
documentation and customer support
-DVB-T modulator: customizations and code optimizations, FPGA implementation (Xilinx
Spartan3) and customer support
-TIA-902.BAAD wideband air interface channel coding: encoder and decoder VHDL
design, verification (ActiveHDL) and documentation
-Xilinx Authorized Trainer

Eingesetzte Qualifikationen

VHDL (VHSIC Hardware Description Language), Riviera-PRO (Aldec), Xilinx ISE (Integrated Synthesis Environment), Field Programmable Gate Array (FPGA)

Firmware designer
Infosolution, Mailand
1/2008 – 12/2008 (1 Jahr)
Telekommunikation
Tätigkeitszeitraum

1/2008 – 12/2008

Tätigkeitsbeschreibung

-Protection management for an optical multi-service node (by Alcatel-Lucent):
optimizations and FPGA porting (SNCP, MSP-ring, LSP-MPLS and ERP compliant)
-Heating cost allocator: development of an heating measurement system (UNI EN 834
compliant) in C and assembler for Microchip PIC

Eingesetzte Qualifikationen

VHDL (VHSIC Hardware Description Language), C

R&D engineer
Turboconcept, Brest
11/2006 – 11/2007 (1 Jahr, 1 Monat)
Telekommunikation
Tätigkeitszeitraum

11/2006 – 11/2007

Tätigkeitsbeschreibung

-Low latency turbo encoder for Wimax VHDL design and verification and FPGA
implementation (Altera Stratix2)
-VHDL file manipulation tool: development and testing of a software for VHDL file
manipulation

Eingesetzte Qualifikationen

VHDL (VHSIC Hardware Description Language), Quartus (Altera), C

Ausbildung

Elektronik Ingenieurwissenschaft
Master
2006
Parma, Italien

Über mich

Mein Name ist M. G., ich bin ein Elektronikingenieur mit fast 10 Jahre Erfahrung mit Digital Entwicklung - FPGA, Firmware und SystemC Modellierung, meistens für Telekommunikationssysteme .

Ich habe in den letzten 5 Jahre als Freiberufler gearbeitet, auch an mehrere Projekte gleichzeitig.

Ich suche am besten Projecte als FPGA Entwicker im Raum München oder für Kunde die Home Office erlauben.

Weitere Kenntnisse

VHDL, FPGA, C, C++, SystemC, Perl, Clearcase, SVN, signal processing

Persönliche Daten

Sprache
  • Italienisch (Muttersprache)
  • Englisch (Fließend)
  • Französisch (Fließend)
  • Deutsch (Gut)
  • Russisch (Grundkenntnisse)
Reisebereitschaft
Weltweit
Arbeitserlaubnis
  • Europäische Union
Home-Office
bevorzugt
Profilaufrufe
2430
Alter
42
Berufserfahrung
18 Jahre (seit 04/2006)
Projektleitung
3 Jahre

Kontaktdaten

Nur registrierte PREMIUM-Mitglieder von freelance.de können Kontaktdaten einsehen.

Jetzt Mitglied werden