freiberufler ASIC/FPGA System Design Consulting & Verifikation auf freelance.de

ASIC/FPGA System Design Consulting & Verifikation

offline
  • auf Anfrage
  • 82024 Taufkirchen
  • Umkreis (bis 200 km)
  • de  |  en
  • 01.09.2023

Kurzvorstellung

ASIC/FPGA Design Consultant

Qualifikationen

  • Altium Designer
  • Apache Subversion (SVN)
  • Bilderkennung
  • Bildverarbeitung
  • Digitaler Signalprozessor (DSP)
  • Elektronik
  • Elektrotechnik
  • Fahrzeugbau
  • Fahrzeugtechnik
  • Field Programmable Gate Array (FPGA)
  • Funktechnik
  • Git
  • Halbleitertechnik
  • Informatik
  • Ingenieurwissenschaft
  • Luft- und Raumfahrttechnik (allg.)
  • MATLAB / Simulink
  • Messtechnik
  • ModelSim (Mentor Graphics)
  • Nachrichtentechnik
  • Perl
  • Regelungstechnik / Steuerungstechnik
  • Systemtechnik
  • TCL/TK
  • Technische Beratung
  • Technisches Qualitätsmanagement / QS / QA
  • Verilog HDL
  • VHDL (VHSIC Hardware Description Language)
  • Vivado (Xilinx)
  • Xilinx (allg.)

Projekt‐ & Berufserfahrung

FPGA Design- und Verifikations-Ingenieur
Trumpf Hüttinger, Freiburg
9/2020 – offen (3 Jahre, 7 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

9/2020 – offen

Tätigkeitsbeschreibung

- Konzeption und Realisierung der Control Unit für Hochspannungsgeneratoren
- Einsatz für Plasma- und Laser-Berarbeitung in der Halbleiterindustrie
- Implementierung von Multilevel Pulsing, Etch-Shaping und Dual Carrier
- Umsetzung des FPGA Designs in FPGAs von Xilinx Artix7
- Software-Realisierung mit Sitara-Core in hardwarenahen C
- Versionierung und Verwaltung der VHDL Sourcen mit SVN

Eingesetzte Qualifikationen

Apache Subversion (SVN), Digitaler Signalprozessor (DSP), Field Programmable Gate Array (FPGA), ModelSim (Mentor Graphics), VHDL (VHSIC Hardware Description Language), Vivado (Xilinx), Xilinx (allg.)

System- und FPGA-Design-Ingenieur
Wenglor MEL, Eching
2/2018 – 8/2020 (2 Jahre, 7 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

2/2018 – 8/2020

Tätigkeitsbeschreibung

- Konzeption und Realisierung von schneller 3D-Bilderfassung und -verarbeitung
- Erstellung universelles Interface für Sony Exmor CMOS Image Sensor Famile
- Umsetzung des FPGA Designs FPGAs von Xilinx UltraScalePlus
- Anbindung der LVDS Bilddaten an UltraScalePlus PS DDR4 Interface
- Processing der Bildinformationen im externen PL DDR4 Interface
- Evaluierung und Erstellung des Camera Picture Processing in MatLab
- Umsetzung der MatLab Algorithmen in ultraschnelle FPGA Logik
- Versionierung und Verwaltung der VHDL Sourcen mit Git
- automatische FPGA Bitfile und Embedded Linux Generierung mit Jenkins
- Schaltplan- und Board-Design mit Altium Designer

Eingesetzte Qualifikationen

Altium Designer, Bilderkennung, Bildverarbeitung, Field Programmable Gate Array (FPGA), Git, Halbleitertechnik, MATLAB / Simulink, Perl, TCL/TK, Verilog HDL, VHDL (VHSIC Hardware Description Language), Vivado (Xilinx)

ASIC- und FPGA-Verifikations-Ingenieur für Krypto-Prozessoren
Infineon, München
12/2015 – 1/2018 (2 Jahre, 2 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

12/2015 – 1/2018

Tätigkeitsbeschreibung

- Konzeption und Realisierung eines Fault-Injection-Emulators für sicherheitskritische ChipCard-ASICs
- Fault- und Attack-Emulation speziell von Verschlüsselungs-Prozessoren und ARM-Prozessor-Cores
- RTL Fault-Simulation mit Cadence NCSim, Synthese der 40 nm ASICs mit Synopsys Design Compiler
- scriptbasiertes DC Post-Processing der ASIC-Netzliste und Einfügen von Fault-Injection-Zellen
- Hardware-Verifikation auf Hitex-Emulator mittels ASIC zu FPGA Mapping in Altera Stratix5 FPGAs
- Ansteuerung der Fault-Injection-Zellen über Firmware mit Perl- bzw. TCL-Scripting
- Entwicklung C Programme für Test der implementierten Kryptoalgorithmen
- Erstellung und Laufzeitoptimierung der spezifischen C bzw. Assembler Testprogramme

Eingesetzte Qualifikationen

Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), ModelSim (Mentor Graphics), Quartus (Altera), Verilog HDL, VHDL (VHSIC Hardware Description Language), Kryptographie, Perl, TCL/TK, Halbleitertechnik, Sicherheitssystem, Kryptologie

ASIC- und FPGA-Design-Ingenieur
Rohde & Schwarz, München
9/2010 – 11/2015 (5 Jahre, 3 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

9/2010 – 11/2015

Tätigkeitsbeschreibung

- Entwicklung für einen DSP-ASIC, 1GHz Systemtakt, 28 nm TSMC-Technologie, Dienstleister Fujitsu
- Design von verschiedenen DSP- und Trigger-Modulen mit Datenraten bis zu 10 GB/s
- Entwicklung der Akquisitions- und Bildspeicher-Verarbeitung; Speicher-Controller-Anbindung für DDR4
- Designflow mit Synopsys Design Compiler, RTL und Code Coverage Simulation mit Aldec Riviera Pro,
Verifikation der Hardware-Designs mit Gate Level Simulation unter Synopsys VCS
- Einbau von Design for Test (DFT) und Scan-FFs, Reset- und Clock-Tree Synthesis, Gated Clock Insertion

- Entwicklung der Signalverarbeitungs-Komponenten für ein Real-Time Oszilloskop
- Realisierung mit Xilinx Virtex 7 FPGAs und Altera Arria 10 sowie Altera Stratix 10
- Design der Speicherinterfaces für Vendor-spezifische DDR3 und DDR4-Memory Controller
- Anbindung an Host-PC mittels PCI-Express Controller IP-Core, Ansteuerung Display-Speicher
- Realisierung der Bilddaten-Kompression und -Filterung mit Virtex7-DSP-Slices
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx Vivado, Altera Quatus II
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

- Entwicklung der Signalverarbeitungs-Komponenten für einen Signal Vektor Generator
- Realisierung mit Xilinx Spartan 6 FPGAs, Display-Speicher-Anbindung über DDR3-Controller
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx XST
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

- Entwicklung der Signalverarbeitungs-Komponenten für einen Frequenz Spektrum Analyzer
- Realisierung mit Xilinx Virtex 7 FPGAs, Datenaustausch über Gigabit Transceiver
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx Vivado
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

- Entwicklung der Steuereinheit und Datenverteilung von einem Terrahertz 3D-Körper-Scanner
- Implementierung der Bildverarbeitungs-Algorithmen in VHDL für DSP-Slices
- Realisierung in Altera Stratix 5 und Altera Arria 10 sowie Altera Stratix 10 FPGAs
- Verwendung von Gigabit Transceivern und Anpassung an Vendor-spezifische DDR3-Controller
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Altera Quatus II
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

Eingesetzte Qualifikationen

Field Programmable Gate Array (FPGA), ModelSim (Mentor Graphics), Quartus (Altera), Riviera-PRO (Aldec), Verilog HDL, VHDL (VHSIC Hardware Description Language), Vivado (Xilinx), Bilderkennung, Bildverarbeitung, MATLAB / Simulink, Perl, TCL/TK, Halbleitertechnik, Signalverarbeitung

Hardware- und System-Ingenieur
MTU Aero Engines, München
2/2006 – 8/2010 (4 Jahre, 7 Monate)
Luft- und Raumfahrtindustrie
Tätigkeitszeitraum

2/2006 – 8/2010

Tätigkeitsbeschreibung

- System Requirement Erstellung und Validierung entsprechend DO-254/DO-178B mit Doors
- Hardware- und Systementwicklung von Flugregelsystemen und Triebwerksüberwachung (DAL A)
- Systementwicklung und Modellierung mit Mathlab und Simulink sowie Scilab
- Hardwareentwurf mit VHDL in FPGAs unter Mentor HDL Designer, Synthese mit Mentor Leonardo und
Precision in verschiedene ASIC- und FPGA-Technologien,Verifikation der Hardware-Designs mit Modelsim
- Synthese- und Constraint- Steuerung sowie FPGA-Implementation mit TCL/TK- und Perl-Scripten
- Umsetzung in Aircraft PCB Boards und Inbetriebnahme sowie HW/SW-Integration
- Realisierung mit Actel FPGAs ProASIC und AX sowie mit Xilinx FPGAs Spartan3 und Virtex4
- Erstellen der Spezifikationen, Reports und Dokumente für die Freigabe bei den Behörden
- Entwicklung einer internen VHDL IP-Core-Datenbank für Digitale Signalverarbeitung sowie deren
Verifikation wie Delay Lines, Daten-Puffer, FIR, IIR, MAC-Units, Sin/Cos, Up/Down Converter und (I)FFT
- Firmware- und Testsoftware-Entwicklung für Hardware Debugging mit Lauterbach Trace32 und Nexus
Schnittstelle für MPC565, Programmierung in ANSI C und Ada

Eingesetzte Qualifikationen

ModelSim (Mentor Graphics), Quartus (Altera), Verilog HDL, VHDL (VHSIC Hardware Description Language), Xilinx ISE (Integrated Synthesis Environment), ARINC 825, Sicherheitssystem, Mentor Graphics (allg.)

CAN-System- und Meßtechnik-Ingenieur
MAN Nutzfahrzeuge, Karlsfeld
3/2005 – 1/2006 (11 Monate)
Automobilindustrie
Tätigkeitszeitraum

3/2005 – 1/2006

Tätigkeitsbeschreibung

- Hardwareentwicklung für fahrzeugspezifische Meßelektronik und Aufbau entsprechender Meßaufnehmer
sowie die Entwicklung von Hardware-Systemen für die anschließende Signalverarbeitung in FPGAs
- Aufbau und Wartung von Remote-Meßsystemen für Langzeitmessungen in Kundenfahrzeugen
- Konfiguration von Meßsystemen mit komplexer Steuerung und Anzeige in MicroLab und MicroGraph
- Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools
- Programmierung von spezifischen CAN-System-Testaufgaben mit CAPL
- Konfiguration und Programmierung von GiN-MultiLog mit LTL-Language
- Fehleranalyse, Auswertung, Statistik und Abstimmung über Fehlerbeseitigung bei Problemfällen zusammen
mit den dafür zuständigen Fachabteilungen und direkt mit den Entwicklungsabteilungen der Zulieferer
- Design und Debugging von CAN-Bus-Komponenten für Komfortelektronik der LKW schwere Reihe
- Erarbeitung von Systemteststrategien für den Gesamtfahrzeugtest

Eingesetzte Qualifikationen

Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), Fahrzeugtechnik, CAN-Bus (controller area network), Elektrische Messtechnik, MOST-Bus (media oriented systems transport)

System-Design und Test-Ingenieur
BMW, München
6/2002 – 2/2005 (2 Jahre, 9 Monate)
Automobilindustrie
Tätigkeitszeitraum

6/2002 – 2/2005

Tätigkeitsbeschreibung

- System-Design und Test-Ingenieur für CAN-Bus-Komponenten und kompletten Fahrzeugverbund
- Design und Debugging von CAN-Bus-Komponenten für den neuen BMW 5er und 6er
- Modellbeschreibung und Simulation von CAN-Bus-Komponenten mit Matlab und Simulink
- Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools
- spezifischer Intensivtest von einzelnen Steuergeräten wie z.B. Sitzmodule, Klimaanlage oder Fensterheber
- Anpassung der Tests an geänderte Lastenhefte, andere Umweltbedingungen oder an Kundenanforderungen
- Fehleranalyse, Auswertung, Statistik und Abstimmung über Fehlerbeseitigung bei Problemfällen zusammen
mit den dafür zuständigen Fachabteilungen und direkt mit den Entwicklungsabteilungen der Zulieferer
- Einführung und tiefgehende Evaluierung von FlexRay für Laborarbeitsplätze und Fahrzeugverbundsysteme
- Entwicklung und Durchführung von Systemtests und Debugging von FlexRay-Komponenten und -Systemen
- Fahrzeugdiagnose mit EDIABAS, INPA, SGBD sowie selbstentwickelten Scripting-Tools
- Fehlerverfolgung und Auswertung in den Testumgebungen PQM, Testdirector, DSpace
- Steuergeräte-Hochrüstung über Flashprogrammierung mit NFS, WinKFP über OBD, K-Line und MOST
- verantwortlich für den kompletten Fahrzeug-Systemtest bei verschiedenen Umweltbedingungen
wie Fahrzeug-Intensivtest, Kaltland- und Heißland-Erprobung, Komponententest auf Teststrecken
- Vorbereitung und Betreuung der Fahrzeuge bei publikumswirksamen Veranstaltungen

Eingesetzte Qualifikationen

Embedded Entwicklung / hardwarenahe Entwicklung, Fahrzeugelektronik /-elektrik, Fahrzeugtechnik, CAN-Bus (controller area network), MOST-Bus (media oriented systems transport)

ASIC Design Consultant
Marvell/Syskonnect, Ettlingen
10/2001 – 5/2002 (8 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

10/2001 – 5/2002

Tätigkeitsbeschreibung

- ASIC Design Consultant, verantwortlich für ASIC-Design-Synthese, Test-Insertion und Simulations-Support
- Design von einer Single-Chip-Lösung für Gigabit Ethernet 64Bit/66MHz PCI-Einsteckkarte
- Komplexität etwa 500.000 ASIC Gatter, realiert in 0.15 µm CMOS Technologie
- Design Entry mit Verilog, Simulation mit Verilog-XL und NC-Verilog,
Synthese mit Synopsys Design Compiler, Test Insertion mit Synopsys Testcompiler

Eingesetzte Qualifikationen

Digitaler Signalprozessor (DSP), Field Programmable Gate Array (FPGA), Hardware Entwicklung, ModelSim (Mentor Graphics), Verilog HDL

ASIC-Designer und System-Architect (Festanstellung)
BetaResearch, Unterföhrung
7/1999 – 9/2001 (2 Jahre, 3 Monate)
Medienbranche
Tätigkeitszeitraum

7/1999 – 9/2001

Tätigkeitsbeschreibung

- ASIC-Designer und System-Architect für Video- und Pay-TV-Systeme
- Gruppenleiter der Gruppe ASIC/Hardware in der Abteilung Security Devices
- Design von DVB/FAST-Scramblern als 19-Zoll-Industriegerät mit Actel-FPGAs,
Synthese mit Synplify, Simulation mit Modelsim und Cadence Leapfrog
- Projektplanung und Designüberwachung für PCMCIA-CommonInterface-Modul
Realisierung über eigenen ASIC (Samsung), Synthese mit Synopsys Design Compiler,
Simulation mit Modelsim, Testinsertion mit Synopsys Testcompiler,
embedded Programmierung des internen 8051 Core mit C und Assembler
- Projektplanung und komplettes Systemdesign (inklusive PCB) von Constant Delay
DVB/FAST-Scrambler als PCI-Einsteckkarte, Realisierung mit Actel- und Altera-
FPGAs, Synthese mit Synplify, Simulation mit Modelsim, Schematic und
PCB Design mit Protel, Softwaretreiber-Entwicklung für WDM-Treiber mit C++
- Projektplanung und komplettes Systemdesign (inklusive PCB) von MPI (MPEG
Packet Inserter) als PCI-Einsteckkarte, Realisierung mit Actel und Altera-FPGAs,
Synthese mit Synplify, Simulation mit Modelsim, Schematic und PCB Design mit Protel,
Softwaretreiber-Entwicklung für WDM-Treiber mit C++
- Konzeption eines DVB-Encoder-USB-Modul, verantwortlich für Hardwarearchitektur und
Systemrealisierung mit FPGAs und Cypress-ICs

Eingesetzte Qualifikationen

Digitaler Signalprozessor (DSP), Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), Hardware Entwicklung, Microsemi (allg.), ModelSim (Mentor Graphics), Riviera-PRO (Aldec), Verilog HDL, VHDL (VHSIC Hardware Description Language)

Field Application Engineer für ASICs/FPGAs (Festanstellung)
Unique, Unterhaching
10/1998 – 6/1999 (9 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

10/1998 – 6/1999

Tätigkeitsbeschreibung

- Field Application Engineer für ASICs und FPGAs, Dozent von VHDL-Schulungsmaßnahmen
- Betreuung verschiedener Kundenprojekte als Field Application Engineer und
Designumsetzung auf Actel und Cypress FPGAs sowie NEC ASICs
- Durchführung von Schulungen auf den Gebieten VHDL/Verilog Hardware-Beschreibung,
FPGA Design, System-Design sowie ASIC-Entwurfs-Methoden

Eingesetzte Qualifikationen

Altera (allg.), Digitaler Signalprozessor (DSP), Microsemi (allg.), ModelSim (Mentor Graphics), Verilog HDL, VHDL (VHSIC Hardware Description Language), Xilinx (allg.)

ASIC-Designer (Festanstellung)
AMIS, Dresden
12/1996 – 9/1998 (1 Jahr, 10 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

12/1996 – 9/1998

Tätigkeitsbeschreibung

- ASIC-Designer bei dem European Design Center des Halbleiterherstellers AMI
- Projektleiter bei sieben digitalen ASIC-Projekten im Bereich von 20.000 Gatter
bis 150.000 Gatter, verschiedenste Applikationsfelder
- Projektleitung des Digitalteils an einen Industriebus-Mixed-Signal ASIC (ASI)
- drei ASIC-Projekte mit FPGA-Prototyping durch Altera (FLEX8000 und FLEX10K)
sowie durch Xilinx (XC4000 und Virtex)
- Design-Entry VHDL und Schematic beim Mixed-Signal-ASIC mit Cadence,
bei den rein digitalen ASIC-Projekten mit Synopsys Design Compiler, Simulation mit
Cadence Leapfrog, Synopsys VSS, Synopsys TetraMAX, IKOS-Boxen

Eingesetzte Qualifikationen

Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), ModelSim (Mentor Graphics), Verilog HDL, VHDL (VHSIC Hardware Description Language)

System-Entwickler (Festanstellung)
MAZeT, Jena
4/1996 – 11/1996 (8 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

4/1996 – 11/1996

Tätigkeitsbeschreibung

- System-Entwickler für den Entwurf von Microcontroller-Boards
- Microcontroller- und Systemprototyping für PowerPC-Systeme, Programmierung der
Motorola PowerPC und MC68K-Familie mit C, Schaltungsrealisierung mit Xilinx-FPGAs
bis XC4085, Design-Entry mit VHDL, Synthese mit Synopsys FPGA-Compiler,
Simulation mit Synopsys VSS

Eingesetzte Qualifikationen

Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), ModelSim (Mentor Graphics), Verilog HDL, VHDL (VHSIC Hardware Description Language)

ASIC-Designer (Festanstellung)
MSC, Stutensee
6/1995 – 3/1996 (10 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

6/1995 – 3/1996

Tätigkeitsbeschreibung

- ASIC-Designer in der Entwicklungsabteilung der MSC Vertriebs GmbH in Stutensee:
- Projektleiter TDC-ASIC, Realisierung mit NEC-Gate-Arrays, 25.000 Gatter
- Mitarbeit TDC-ASIC, Realisierung mit Toshiba-Gate-Arrays, 120.000 Gatter
- Design Entry mit Cadence Framework (Schematic-Hard-Macro, Verilog),
Simulation mit Verilog XL und Verifault

Eingesetzte Qualifikationen

Altera (allg.), Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), Microsemi (allg.), ModelSim (Mentor Graphics), Verilog HDL, VHDL (VHSIC Hardware Description Language), Xilinx (allg.)

Datenbank-Programmierer
ER&P, Jena
8/1994 – 9/1994 (2 Monate)
IT & Entwicklung
Tätigkeitszeitraum

8/1994 – 9/1994

Tätigkeitsbeschreibung

- Entwicklung und Programmierung einer Datenbankschnittstelle zwischen VAX/VMS und
PC/Windows mittels SQL und Informix
- Programmierung von Anwendersoftware, Client-Server-Applikationen und SQL-Datenbanken
- Restrukturierung und Effizienzerhöhung der bestehenden Kunden-Datenbanken mit SQL
- Programmierung des Zugriffs auf Großrechner-Datenbanken über den PC mittels SQL
- Netzwerkplanung und -installation

Eingesetzte Qualifikationen

Informix, SQL, Virtual Memory System (VMS), Netzwerkadministration (allg.)

Reparaturingenieur
Siemens-Nixdorf, Augsburg
7/1991 – 8/1991 (2 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

7/1991 – 8/1991

Tätigkeitsbeschreibung

- Fehlersuche bei der Notebookfertigung an den Notebook-Motherboards
- Reparatur und Bugfixing gefertigter Notebooksysteme

Eingesetzte Qualifikationen

Hardware Entwicklung

Systemprogrammierer
Tridelta, Hermsdorf
7/1989 – 8/1997 (8 Jahre, 2 Monate)
High-Tech- und Elektroindustrie
Tätigkeitszeitraum

7/1989 – 8/1997

Tätigkeitsbeschreibung

- Entwicklung und Umsetzung eines ERP Systems mittels dBase und Clipper und Schaffung
einer Schnittstelle zu der bestehenden SAP/R2-Lohnbuchhaltung
- ständige Weiterentwicklung der Software bedingt durch neue Kundenanforderungen wie
SAP/R3-Anbindung und neue betriebsinterne Datenbankstrukturen

Eingesetzte Qualifikationen

Datenbankentwicklung, dBase, DATEV, SAP R/3, Clipper

Über mich

Unser Dienstleistungsspektrum umfaßt alle Ebenen der System-Entwicklung beginnend von der Konzeption bis zur fertigen Hardware-Lösung inklusive Firmware-Realisierung. Unser Design-Service reicht von der kompletten Turnkey-Realisierung Ihrer Spezifikation in ASICs/FPGAs über die Bearbeitung von einzelnen Designteilen bis zur In-house-Unterstützung bei großen Designprojekten. Dazu bieten wir Ihnen auch entsprechende Schulungen auf den Gebieten Entwurfsmethodik, effizienter Umgang mit EDA-Tools und Hardwarebeschreibungssprachen an. Für sicherheitskritische Systeme ermöglichen wir die Unterstützung bei der Zertifizierung nach DO-254.

Folgende Dienstleistungen bieten wir bei der Entwicklung kundenspezifischer integrierter Schaltkreise und im System-on-Chip Design an:

- ASIC/FPGA Design Consulting
- ASIC Prototyping Boards
- Ersatz abgekündigter Systeme
- FPGA-zu-ASIC-Migration
- ASIC-zu-FPGA-Transformation
- IP-Core-Design
- Embedded Systems Programmierung
- EDA-Schulungen
- DO254 Consulting

Weitere Kenntnisse

Forschung & Wissenschaft
- Ingenieurswissenschaften

Technik & Ingenieursberufe
- Requirement Engineering
- Hardware-Entwicklung
- Systemingenieur
- Elektrotechnik
- CAN (Fzg-Technik)
- Mess- / Steuerungstechnik
- Telekommunikationstechnik
- Nachrichtentechnik (allg.)
- Sicherheitstechnik
- Qualitätsmanagement / Testing
- Luft- / Raumfahrttechnik
- Technische Informatik

Persönliche Daten

Sprache
  • Deutsch (Muttersprache)
  • Englisch (Fließend)
Reisebereitschaft
Umkreis (bis 200 km)
Arbeitserlaubnis
  • Europäische Union
Home-Office
bevorzugt
Profilaufrufe
2455
Alter
54
Berufserfahrung
29 Jahre und 9 Monate (seit 06/1994)
Projektleitung
20 Jahre

Kontaktdaten

Nur registrierte PREMIUM-Mitglieder von freelance.de können Kontaktdaten einsehen.

Jetzt Mitglied werden