freiberufler ASIC/FPGA/DSP DESIGN and VERIFICATION auf freelance.de

ASIC/FPGA/DSP DESIGN and VERIFICATION

offline
  • auf Anfrage
  • nicht angegeben
  • Europa
  • en  |  fr
  • 30.04.2015

Kurzvorstellung

ASIC / RTL / SoC / FPGA/DSP DIGITAL DESIGN ENGINEER RESPONSIBILITIES:

* Verilog, System Verilog and/or VHDL RTL coding, Verification and Lint tools
* ASIC / Digital / RTL / SoC / FPGA Design Expe

Ich biete

  • Adobe InDesign
  • Design (allg.)
  • Forschung & Entwicklung (allg.)
  • Rechnergestütztes Betriebsleitsystem (RBL)
  • V-LOG

Projekt‐ & Berufserfahrung

Asic design and verification
Kundenname anonymisiert, hamburg
1/2015 – offen (7 Jahre, 10 Monate)
electronics
Tätigkeitszeitraum

1/2015 – offen

Tätigkeitsbeschreibung

* Verilog, System Verilog and/or VHDL RTL coding, Verification and Lint tools
* ASIC / Digital / RTL / SoC / FPGA Design Experience SoC chip design
* Synthesis and STA using Synopsys tools and Formal verification
* Knowledge of low power design techniques including working with multiple power domains and clock gating

Eingesetzte Qualifikationen

Rechnergestütztes Betriebsleitsystem (RBL), Design (allg.), Adobe InDesign, V-LOG

Qualifikationen


* Verilog, System Verilog and/or VHDL RTL coding, Verification and Lint tools
* ASIC / Digital / RTL / SoC / FPGA Design Experience in Wireless/Media processing SoC chip design
* Synthesis and STA using Synopsys tools and Formal verification
* Knowledge of low power design techniques including working with multiple power domains and clock gating
UVM/OVM verification

Über mich

ASIC/FPGA/DSP Design and Verification SoC

Persönliche Daten

Sprache
  • Englisch (Fließend)
  • Französisch (Muttersprache)
Reisebereitschaft
Europa
Arbeitserlaubnis
  • Europäische Union
Profilaufrufe
982
Berufserfahrung
24 Jahre und 1 Monat (seit 09/1998)
Projektleitung
2 Jahre

Kontaktdaten

Nur registrierte PREMIUM-Mitglieder von freelance.de können Kontaktdaten einsehen.

Jetzt Mitglied werden