ASIC/FPGA System Design Consulting & Verifikation

12/2015 – 1/2018

- Konzeption und Realisierung eines Fault-Injection-Emulators für sicherheitskritische ChipCard-ASICs
- Fault- und Attack-Emulation speziell von Verschlüsselungs-Prozessoren und ARM-Prozessor-Cores
- RTL Fault-Simulation mit Cadence NCSim, Synthese der 40 nm ASICs mit Synopsys Design Compiler
- scriptbasiertes DC Post-Processing der ASIC-Netzliste und Einfügen von Fault-Injection-Zellen
- Hardware-Verifikation auf Hitex-Emulator mittels ASIC zu FPGA Mapping in Altera Stratix5 FPGAs
- Ansteuerung der Fault-Injection-Zellen über Firmware mit Perl- bzw. TCL-Scripting
- Entwicklung C Programme für Test der implementierten Kryptoalgorithmen
- Erstellung und Laufzeitoptimierung der spezifischen C bzw. Assembler Testprogramme

Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), ModelSim (Mentor Graphics), Quartus (Altera), Verilog HDL, VHDL (VHSIC Hardware Description Language), Kryptographie, Perl, TCL/TK, Halbleitertechnik, Sicherheitssystem, Kryptologie

9/2010 – 11/2015

- Entwicklung für einen DSP-ASIC, 1GHz Systemtakt, 28 nm TSMC-Technologie, Dienstleister Fujitsu
- Design von verschiedenen DSP- und Trigger-Modulen mit Datenraten bis zu 10 GB/s
- Entwicklung der Akquisitions- und Bildspeicher-Verarbeitung; Speicher-Controller-Anbindung für DDR4
- Designflow mit Synopsys Design Compiler, RTL und Code Coverage Simulation mit Aldec Riviera Pro,
Verifikation der Hardware-Designs mit Gate Level Simulation unter Synopsys VCS
- Einbau von Design for Test (DFT) und Scan-FFs, Reset- und Clock-Tree Synthesis, Gated Clock Insertion

- Entwicklung der Signalverarbeitungs-Komponenten für ein Real-Time Oszilloskop
- Realisierung mit Xilinx Virtex 7 FPGAs und Altera Arria 10 sowie Altera Stratix 10
- Design der Speicherinterfaces für Vendor-spezifische DDR3 und DDR4-Memory Controller
- Anbindung an Host-PC mittels PCI-Express Controller IP-Core, Ansteuerung Display-Speicher
- Realisierung der Bilddaten-Kompression und -Filterung mit Virtex7-DSP-Slices
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx Vivado, Altera Quatus II
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

- Entwicklung der Signalverarbeitungs-Komponenten für einen Signal Vektor Generator
- Realisierung mit Xilinx Spartan 6 FPGAs, Display-Speicher-Anbindung über DDR3-Controller
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx XST
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

- Entwicklung der Signalverarbeitungs-Komponenten für einen Frequenz Spektrum Analyzer
- Realisierung mit Xilinx Virtex 7 FPGAs, Datenaustausch über Gigabit Transceiver
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx Vivado
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

- Entwicklung der Steuereinheit und Datenverteilung von einem Terrahertz 3D-Körper-Scanner
- Implementierung der Bildverarbeitungs-Algorithmen in VHDL für DSP-Slices
- Realisierung in Altera Stratix 5 und Altera Arria 10 sowie Altera Stratix 10 FPGAs
- Verwendung von Gigabit Transceivern und Anpassung an Vendor-spezifische DDR3-Controller
- Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Altera Quatus II
- Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

Field Programmable Gate Array (FPGA), ModelSim (Mentor Graphics), Quartus (Altera), Riviera-PRO (Aldec), Verilog HDL, VHDL (VHSIC Hardware Description Language), Vivado (Xilinx), Bilderkennung, Bildverarbeitung, MATLAB / Simulink, Perl, TCL/TK, Halbleitertechnik, Signalverarbeitung

2/2006 – 8/2010

- System Requirement Erstellung und Validierung entsprechend DO-254/DO-178B mit Doors
- Hardware- und Systementwicklung von Flugregelsystemen und Triebwerksüberwachung (DAL A)
- Systementwicklung und Modellierung mit Mathlab und Simulink sowie Scilab
- Hardwareentwurf mit VHDL in FPGAs unter Mentor HDL Designer, Synthese mit Mentor Leonardo und
Precision in verschiedene ASIC- und FPGA-Technologien,Verifikation der Hardware-Designs mit Modelsim
- Synthese- und Constraint- Steuerung sowie FPGA-Implementation mit TCL/TK- und Perl-Scripten
- Umsetzung in Aircraft PCB Boards und Inbetriebnahme sowie HW/SW-Integration
- Realisierung mit Actel FPGAs ProASIC und AX sowie mit Xilinx FPGAs Spartan3 und Virtex4
- Erstellen der Spezifikationen, Reports und Dokumente für die Freigabe bei den Behörden
- Entwicklung einer internen VHDL IP-Core-Datenbank für Digitale Signalverarbeitung sowie deren
Verifikation wie Delay Lines, Daten-Puffer, FIR, IIR, MAC-Units, Sin/Cos, Up/Down Converter und (I)FFT
- Firmware- und Testsoftware-Entwicklung für Hardware Debugging mit Lauterbach Trace32 und Nexus
Schnittstelle für MPC565, Programmierung in ANSI C und Ada

ModelSim (Mentor Graphics), Quartus (Altera), Verilog HDL, VHDL (VHSIC Hardware Description Language), Xilinx ISE (Integrated Synthesis Environment), ARINC 825, Sicherheitssystem, Mentor Graphics (allg.)

3/2005 – 1/2006

- Hardwareentwicklung für fahrzeugspezifische Meßelektronik und Aufbau entsprechender Meßaufnehmer
sowie die Entwicklung von Hardware-Systemen für die anschließende Signalverarbeitung in FPGAs
- Aufbau und Wartung von Remote-Meßsystemen für Langzeitmessungen in Kundenfahrzeugen
- Konfiguration von Meßsystemen mit komplexer Steuerung und Anzeige in MicroLab und MicroGraph
- Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools
- Programmierung von spezifischen CAN-System-Testaufgaben mit CAPL
- Konfiguration und Programmierung von GiN-MultiLog mit LTL-Language
- Fehleranalyse, Auswertung, Statistik und Abstimmung über Fehlerbeseitigung bei Problemfällen zusammen
mit den dafür zuständigen Fachabteilungen und direkt mit den Entwicklungsabteilungen der Zulieferer
- Design und Debugging von CAN-Bus-Komponenten für Komfortelektronik der LKW schwere Reihe
- Erarbeitung von Systemteststrategien für den Gesamtfahrzeugtest

Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), Fahrzeugtechnik, CAN-Bus (controller area network), Elektrische Messtechnik, MOST-Bus (media oriented systems transport)

6/2002 – 2/2005

- System-Design und Test-Ingenieur für CAN-Bus-Komponenten und kompletten Fahrzeugverbund
- Design und Debugging von CAN-Bus-Komponenten für den neuen BMW 5er und 6er
- Modellbeschreibung und Simulation von CAN-Bus-Komponenten mit Matlab und Simulink
- Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools
- spezifischer Intensivtest von einzelnen Steuergeräten wie z.B. Sitzmodule, Klimaanlage oder Fensterheber
- Anpassung der Tests an geänderte Lastenhefte, andere Umweltbedingungen oder an Kundenanforderungen
- Fehleranalyse, Auswertung, Statistik und Abstimmung über Fehlerbeseitigung bei Problemfällen zusammen
mit den dafür zuständigen Fachabteilungen und direkt mit den Entwicklungsabteilungen der Zulieferer
- Einführung und tiefgehende Evaluierung von FlexRay für Laborarbeitsplätze und Fahrzeugverbundsysteme
- Entwicklung und Durchführung von Systemtests und Debugging von FlexRay-Komponenten und -Systemen
- Fahrzeugdiagnose mit EDIABAS, INPA, SGBD sowie selbstentwickelten Scripting-Tools
- Fehlerverfolgung und Auswertung in den Testumgebungen PQM, Testdirector, DSpace
- Steuergeräte-Hochrüstung über Flashprogrammierung mit NFS, WinKFP über OBD, K-Line und MOST
- verantwortlich für den kompletten Fahrzeug-Systemtest bei verschiedenen Umweltbedingungen
wie Fahrzeug-Intensivtest, Kaltland- und Heißland-Erprobung, Komponententest auf Teststrecken
- Vorbereitung und Betreuung der Fahrzeuge bei publikumswirksamen Veranstaltungen

Embedded Entwicklung / hardwarenahe Entwicklung, Fahrzeugelektronik /-elektrik, Fahrzeugtechnik, CAN-Bus (controller area network), MOST-Bus (media oriented systems transport)

10/2001 – 5/2002

- ASIC Design Consultant, verantwortlich für ASIC-Design-Synthese, Test-Insertion und Simulations-Support
- Design von einer Single-Chip-Lösung für Gigabit Ethernet 64Bit/66MHz PCI-Einsteckkarte
- Komplexität etwa 500.000 ASIC Gatter, realiert in 0.15 µm CMOS Technologie
- Design Entry mit Verilog, Simulation mit Verilog-XL und NC-Verilog,
Synthese mit Synopsys Design Compiler, Test Insertion mit Synopsys Testcompiler

Digitaler Signalprozessor (DSP), Field Programmable Gate Array (FPGA), Hardware Entwicklung, ModelSim (Mentor Graphics), Verilog HDL

7/1999 – 9/2001

- ASIC-Designer und System-Architect für Video- und Pay-TV-Systeme
- Gruppenleiter der Gruppe ASIC/Hardware in der Abteilung Security Devices
- Design von DVB/FAST-Scramblern als 19-Zoll-Industriegerät mit Actel-FPGAs,
Synthese mit Synplify, Simulation mit Modelsim und Cadence Leapfrog
- Projektplanung und Designüberwachung für PCMCIA-CommonInterface-Modul
Realisierung über eigenen ASIC (Samsung), Synthese mit Synopsys Design Compiler,
Simulation mit Modelsim, Testinsertion mit Synopsys Testcompiler,
embedded Programmierung des internen 8051 Core mit C und Assembler
- Projektplanung und komplettes Systemdesign (inklusive PCB) von Constant Delay
DVB/FAST-Scrambler als PCI-Einsteckkarte, Realisierung mit Actel- und Altera-
FPGAs, Synthese mit Synplify, Simulation mit Modelsim, Schematic und
PCB Design mit Protel, Softwaretreiber-Entwicklung für WDM-Treiber mit C++
- Projektplanung und komplettes Systemdesign (inklusive PCB) von MPI (MPEG
Packet Inserter) als PCI-Einsteckkarte, Realisierung mit Actel und Altera-FPGAs,
Synthese mit Synplify, Simulation mit Modelsim, Schematic und PCB Design mit Protel,
Softwaretreiber-Entwicklung für WDM-Treiber mit C++
- Konzeption eines DVB-Encoder-USB-Modul, verantwortlich für Hardwarearchitektur und
Systemrealisierung mit FPGAs und Cypress-ICs

Digitaler Signalprozessor (DSP), Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), Hardware Entwicklung, Microsemi (allg.), ModelSim (Mentor Graphics), Riviera-PRO (Aldec), Verilog HDL, VHDL (VHSIC Hardware Description Language)

10/1998 – 6/1999

- Field Application Engineer für ASICs und FPGAs, Dozent von VHDL-Schulungsmaßnahmen
- Betreuung verschiedener Kundenprojekte als Field Application Engineer und
Designumsetzung auf Actel und Cypress FPGAs sowie NEC ASICs
- Durchführung von Schulungen auf den Gebieten VHDL/Verilog Hardware-Beschreibung,
FPGA Design, System-Design sowie ASIC-Entwurfs-Methoden

Altera (allg.), Digitaler Signalprozessor (DSP), Microsemi (allg.), ModelSim (Mentor Graphics), Verilog HDL, VHDL (VHSIC Hardware Description Language), Xilinx (allg.)

12/1996 – 9/1998

- ASIC-Designer bei dem European Design Center des Halbleiterherstellers AMI
- Projektleiter bei sieben digitalen ASIC-Projekten im Bereich von 20.000 Gatter
bis 150.000 Gatter, verschiedenste Applikationsfelder
- Projektleitung des Digitalteils an einen Industriebus-Mixed-Signal ASIC (ASI)
- drei ASIC-Projekte mit FPGA-Prototyping durch Altera (FLEX8000 und FLEX10K)
sowie durch Xilinx (XC4000 und Virtex)
- Design-Entry VHDL und Schematic beim Mixed-Signal-ASIC mit Cadence,
bei den rein digitalen ASIC-Projekten mit Synopsys Design Compiler, Simulation mit
Cadence Leapfrog, Synopsys VSS, Synopsys TetraMAX, IKOS-Boxen

Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), ModelSim (Mentor Graphics), Verilog HDL, VHDL (VHSIC Hardware Description Language)

4/1996 – 11/1996

- System-Entwickler für den Entwurf von Microcontroller-Boards
- Microcontroller- und Systemprototyping für PowerPC-Systeme, Programmierung der
Motorola PowerPC und MC68K-Familie mit C, Schaltungsrealisierung mit Xilinx-FPGAs
bis XC4085, Design-Entry mit VHDL, Synthese mit Synopsys FPGA-Compiler,
Simulation mit Synopsys VSS

Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), ModelSim (Mentor Graphics), Verilog HDL, VHDL (VHSIC Hardware Description Language)

6/1995 – 3/1996

- ASIC-Designer in der Entwicklungsabteilung der MSC Vertriebs GmbH in Stutensee:
- Projektleiter TDC-ASIC, Realisierung mit NEC-Gate-Arrays, 25.000 Gatter
- Mitarbeit TDC-ASIC, Realisierung mit Toshiba-Gate-Arrays, 120.000 Gatter
- Design Entry mit Cadence Framework (Schematic-Hard-Macro, Verilog),
Simulation mit Verilog XL und Verifault

Altera (allg.), Embedded Entwicklung / hardwarenahe Entwicklung, Field Programmable Gate Array (FPGA), Microsemi (allg.), ModelSim (Mentor Graphics), Verilog HDL, VHDL (VHSIC Hardware Description Language), Xilinx (allg.)

8/1994 – 9/1994

- Entwicklung und Programmierung einer Datenbankschnittstelle zwischen VAX/VMS und
PC/Windows mittels SQL und Informix
- Programmierung von Anwendersoftware, Client-Server-Applikationen und SQL-Datenbanken
- Restrukturierung und Effizienzerhöhung der bestehenden Kunden-Datenbanken mit SQL
- Programmierung des Zugriffs auf Großrechner-Datenbanken über den PC mittels SQL
- Netzwerkplanung und -installation

Informix, SQL, Virtual Memory System (VMS), Netzwerkadministration (allg.)

7/1991 – 8/1991

- Fehlersuche bei der Notebookfertigung an den Notebook-Motherboards
- Reparatur und Bugfixing gefertigter Notebooksysteme

Hardware Entwicklung

7/1989 – 8/1997

- Entwicklung und Umsetzung eines ERP Systems mittels dBase und Clipper und Schaffung
einer Schnittstelle zu der bestehenden SAP/R2-Lohnbuchhaltung
- ständige Weiterentwicklung der Software bedingt durch neue Kundenanforderungen wie
SAP/R3-Anbindung und neue betriebsinterne Datenbankstrukturen

Datenbankentwicklung, dBase, DATEV, SAP R/3, Clipper