M.Sc. Telekommunikationsingenieur
- Verfügbarkeit einsehen
- 3 Referenzen
- auf Anfrage
- 80797 München
- Europa
- es | de | en
- 18.07.2026
- Contract ready
Kurzvorstellung
Auszug Referenzen (1)
"Fundierte FPGA-Kenntnisse und solide Umsetzung. Er arbeitet sehr eigenständig und setzt technische Spezifikationen präzise um."
11/2024 – 11/2025
Tätigkeitsbeschreibung
Verantwortlich für die FPGA-Entwicklung und Projektleitung einer neuromorphen Infrarot-Bildverarbeitungsplattform auf Basis des FLIR Lepton 3.5 Sensors und des Trenz TE0720 (Zynq-7020) SoM, eingesetzt in industrieller Bildgebung und thermisch geregelten Prozessen.
Entwicklung von VHDL-IP-Cores für VoSPI-Hochgeschwindigkeits-Videostreaming und CCI/I²C-Kamerasteuerung zur stabilen Erfassung von 20-Mbps-IR-Bilddaten.
Definition der Schnittstellen des Carrierboards (JTAG/UART über FT2232, externer ADC, VoSPI/CCI) sowie PCB-Design des FLIR-Kameramoduls mit KiCad 9 und Altium Designer.
Entwicklung von Embedded-Softwarebibliotheken für Bare-Metal-Betrieb mit Vivado SDK 2019.1 und Vitis 2022.2.
Entwicklung einer Windows-C++-Anwendung zur Echtzeit-Steuerung und Visualisierung der Kamera über den lwIP-Protokollstack.
Erweiterung der Bildverarbeitungsplattform für ein industrielles, thermisch gesteuertes Löt-Subsystem bei Volkswagen (VW), basierend auf derselben FLIR-Lepton-3.5-Architektur.
Forschung & Entwicklung, FPGA, Vivado (Xilinx), Xilinx (allg.), Netzwerkingenieur, Programmierer C, C++, Videotechnik, Sensorik, Infrarotthermografie, PCB-Designer, Altium Designer
Geschäftsdaten
Qualifikationen
Projekt‐ & Berufserfahrung
2/2026 – offen
Tätigkeitsbeschreibung
Design und Verifikation von DSP-Komponenten für SIGINT-/COMINT-Systeme auf Xilinx Virtex UltraScale+ FPGAs.
▪ VHDL-Design AXI4-Stream-basierter FPGA-Module mit Visual Studio Code und Sigasi.
▪ Verifikation mit SystemVerilog UVM 2020 unter Verwendung der UVM
Factory in Riviera-PRO 2025.4.
Riviera-PRO (Aldec), Verilog, Vivado (Xilinx)
11/2024 – 11/2025
Tätigkeitsbeschreibung
Verantwortlich für die FPGA-Entwicklung und Projektleitung einer neuromorphen Infrarot-Bildverarbeitungsplattform auf Basis des FLIR Lepton 3.5 Sensors und des Trenz TE0720 (Zynq-7020) SoM, eingesetzt in industrieller Bildgebung und thermisch geregelten Prozessen.
Entwicklung von VHDL-IP-Cores für VoSPI-Hochgeschwindigkeits-Videostreaming und CCI/I²C-Kamerasteuerung zur stabilen Erfassung von 20-Mbps-IR-Bilddaten.
Definition der Schnittstellen des Carrierboards (JTAG/UART über FT2232, externer ADC, VoSPI/CCI) sowie PCB-Design des FLIR-Kameramoduls mit KiCad 9 und Altium Designer.
Entwicklung von Embedded-Softwarebibliotheken für Bare-Metal-Betrieb mit Vivado SDK 2019.1 und Vitis 2022.2.
Entwicklung einer Windows-C++-Anwendung zur Echtzeit-Steuerung und Visualisierung der Kamera über den lwIP-Protokollstack.
Erweiterung der Bildverarbeitungsplattform für ein industrielles, thermisch gesteuertes Löt-Subsystem bei Volkswagen (VW), basierend auf derselben FLIR-Lepton-3.5-Architektur.
Forschung & Entwicklung, FPGA, Vivado (Xilinx), Xilinx (allg.), Netzwerkingenieur, Programmierer C, C++, Videotechnik, Sensorik, Infrarotthermografie, PCB-Designer, Altium Designer
7/2020 – 1/2026
Tätigkeitsbeschreibung
Design und Implementierung der LVDS-Schnittstelle für das AD9631-RF-Frontend einschließlich HF-Konfiguration (Up/Down-Konversion, Dezimations-/Interpolationsfilter, PLL-Programmierung).
Entwicklung der vollständigen Basisband-Modem-Pipeline in der PL mithilfe von Vivado HLS 2019.1, System Generator und VHDL.
Definition und Konfiguration der Taktungsdomänen sowie der AXI4/AXI4-Lite-Schnittstellen und PS-GTR-Transceiver.
Integration von SGMII-Gigabit-Ethernet sowie SPI-/I²C-Steuerschnittstellen für externe PLLs, GPIO-Expander und Power-Management-Einheiten.
Entwicklung von DSP-IP-Cores für Subarray-Kalibrierung/Entzerrung, Fractional-Delay-Filterung und kohärente Summierung mit Quantisierungsfehlerkontrolle.
Streaming über AXI-Stream- (AXIS) Schnittstellen für hochperformante, gepipelinte DSP-Architekturen.
AXI4-Chip-to-Chip Kommunikation über Aurora 64/66b mittels GTY-Transceivern.
JESD204B-Schnittstellen über GTX/GTY für Hochgeschwindigkeits-A/D- und D/A-Wandler.
Implementierung eines SFP+ Digital Modem (VITA-49) über GTY.
Multi-Lane-SPI-Schnittstelle zur Ansteuerung der ANOKIWAVE-Phasenschieber in jedem Subarray.
3-/4-Draht-SPI-Schnittstellen für externe PLL- und ADC-Steuerung.
Frequenzplanung und Konfiguration der Multi-Tile RFSoC ADC/DAC-Pfadstrukturen.
Einrichtung von NCO-basierten DUC/DDC-Engines, Dezimations-/Interpolationsfiltern sowie Multi-Tile-Synchronisation.
Integration des AD9690-Hochgeschwindigkeits-ADCs für Uplink-DPD (Digital Pre-Distortion).
Definition und Spezifikation des vollständigen Taktgenerierungssystems (AD9528, Si5332, Si5394).
Definition von Platzierungs- und Timing-Constraints für Multi-Clock-, Multi-Lane-Hochgeschwindigkeitsarchitekturen.
Linux-basierte Softwareentwicklung mit Xilinx® PetaLinux (2017–2023), einschließlich Device-Tree, Kernel- und U-BOOT-Konfiguration.
Entwicklung von C-Treibern für kundenspezifische DSP- und Steuer-IP-Cores.
HIL- (Hardware-in-the-Loop) Verifikation mittels ILA und XSim.
Enge Zusammenarbeit mit HF-Ingenieurteams bei der Entwicklung und Prüfung der RF/IF-Signalketten (Pegelplanung, Mischer, Filter, Frequenzumsetzung, Verstärkung).
Mitarbeit bei Systemintegration und Feldtests, einschließlich mechanischer, funktionaler, verifikationstechnischer und systemweiter Fehlersuche.
Computer Engineering, Digitaler Signalprozessor (DSP), Embedded Entwicklung / hardwarenahe Entwicklung, Embedded Linux, Embedded Systems, FPGA, Netzwerkingenieur, Linux (Kernel), Ubuntu, Netzwerkarchitektur, Antennenanlage / Antennentechnik, Funktechnik, Mikrowellentechnik, Rundfunktechnik, Satellitenkommunikation, Embedded Software, Analogelektronik, Digitale Elektronik, Mikroelektronik
10/2019 – 6/2020
Tätigkeitsbeschreibung
Entwicklung und Verifikation von FPGA-Logik für Zündsteuerungs-Subsysteme der Lenkflugkörpersysteme Brimstone und SPEAR (BAE Systems), eingesetzt im Eurofighter Typhoon und im F-35. Der Fokus lag auf Microsemi IGLOO2 und Xilinx Ultrascale+ Zynq Architekturen mit strengen Sicherheits-, Compliance- und Verifikationsanforderungen im Verteidigungsbereich.
Wesentliche Verantwortlichkeiten:
▪ Implementierung von VHDL- und SystemVerilog-Testbenches unter Anwendung UVM-basierter Verifikationsmethoden.
▪ Einsatz von SystemVerilog Assertions (SVA) zur funktionalen Verifikation, Protokollprüfung und Anforderungsvalidierung.
▪ Durchführung von Simulation und Verifikation mit Mentor QuestaSim, einschließlich Testabdeckungsanalyse, Regressionstests sowie Anforderungen-Traceability und -Validierung über IBM Rational DOORS.
▪ Durchführung der Projektaktivitäten für MBDA Deutschland im Rahmen eines Vertrags über Sthree-Temp Experts.
Mentor Graphics, Microsemi (allg.), Verilog, Vivado (Xilinx)
Zertifikate
Ausbildung
Malaga
Persönliche Daten
- Spanisch (Muttersprache)
- Deutsch (Fließend)
- Englisch (Fließend)
- Europäische Union
- Schweiz
- Vereinigte Staaten von Amerika
Kontaktdaten
Nur registrierte PREMIUM-Mitglieder von freelance.de können Kontaktdaten einsehen.
Jetzt Mitglied werden
